最新试题
3个JK触发器,通过电路设计,可以接成()进制以内的,任意进制的计数器。
题型:单项选择题
全加器的输出信号是()
题型:多项选择题
现有58个信息等待用二进制代码进行编码,需要用8位二进制代码来表示。
题型:判断题
6进制异步清零,最后一个计数状态应该为()
题型:单项选择题
集成运放的反相输入端,当输入信号(ui1)由此输入时,输出信号(u0)与输入ui1同相。
题型:判断题
3位二进制加法计数器的,计数长度为()
题型:单项选择题
从000一直到100这五个状态是循环的,而且每来一个脉冲它就加一,很显然它是一个()加法计数器。
题型:单项选择题
所谓异步时序逻辑电路,是指电路中所有的触发器,具有同一个时钟脉冲CP的作用,因此各触发器的状态也不可能处于同一时刻改变。
题型:判断题
uo与ui大小相等,相位相反,此时的电路称为反相器,或倒相器。
题型:判断题
对理想运放,当运放工作在线性区时,其输出电压与两个输入端的电压差呈非线性关系。
题型:判断题