某计算机的存储系统由Cache、主存和用于虚拟存储的磁盘组成。CPU总是从C...

问答题某计算机的存储系统由Cache、主存和用于虚拟存储的磁盘组成。CPU总是从Cache中获取数据。若所访问的字在Cache中，则存取它只需要20ns，将所访问的字从主存装入Cache需要60ns，而将它从磁盘装入主存则需要1200us。假定Cache的命中率为90%，主存的命中率为60%，计算该系统访问一个字的平均存取时间。

参考答案： 说明：
T.c=20ns//访问Cache时时间，Cache
T.m=60ns//访问主存时间，Me...

点击查看完整答案

您可能感兴趣的试卷

你可能感兴趣的试题

1.问答题 已知 X 和 Y，用变形补码计算 X+Y 和 X-Y，并指出运算结果是否溢出： X=-0.1101，Y=0.0110

参考答案：方法一：（单符号位判溢）
[X]补=10.0000-0.1101=1.0011（mod2）
[Y]补...

点击查看完整答案

2.问答题 设浮点数的格式为：阶码 5 位，尾数 6 位，均用补码表示，请计算 X+Y 和 X-Y。（阶码和尾数均用补码计算）。【＊＊，★，包捷 4.8，编号 2.3】 X=15/64，Y=-25/256

参考答案：方法一（双符号法）
X.1111X2-6=0.1111X2-10
[X]浮=11，111000.11...

点击查看完整答案

3.问答题某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache-主存系统的效率是多少？

参考答案：系统效率=tc/ta=45/56.72=79.33%

4.问答题某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】CPU访问内存的平均访问时间是多少？

参考答案：平均访存时间ta=h*tc+(1-h)*tm=92.44%*45+7.56%*200=56.72ns

5.问答题某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache的命中率是多少？

参考答案：命中率 h=(Cache 访问次数)/(总访问次数）=(4500-340)/4500=92.44%

6.问答题 某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】
已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，起始地址为00000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM、ROM的地址范围，并画出SRAM、ROM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。

参考答案：A.ROM的地址范围
地址为18位，按字（16位）寻址。
R.OM的大小是8K*16bit=2

点击查看完整答案

7.问答题 某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】
若为该机配备2K×16位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为462EH，则该地址可映象到Cache的哪一组？

参考答案：
a. 确定地址的位数:18 位
因为地址总线是 18 位
b. 确定块内偏移：2 位块...

点击查看完整答案

8.问答题 某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】
该机主存采用64K×1位的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需（）个芯片；若采用异步刷新方式，单元刷新间隔为2ms，则刷新信号的周期为（）。

参考答案：共需（2¹⁸×16）÷（64K×1bit）=64 芯片；
异步刷新方式是每行刷新一次，则...

点击查看完整答案

9.问答题 某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】
该机可以配备的最大主存容量为（）。

参考答案：地址总线18位可产生2¹⁸个选择，数据总线16位，则每个选择输出16位数据。
容量大小为...

点击查看完整答案

10.问答题 有一个64K×16位的存储器，由16K×1位的DRAM芯片（芯片内是128×128结构）构成，存储器读/写周期为500ns，试问：
1）需要多少片DRAM芯片？
2）采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？
3）如果采用集中刷新方式，存储器刷新一遍最少用多少时间？

参考答案：1）（64K×16）/（16K×1）=（2¹⁶×2⁴）/（2^14<...

点击查看完整答案