问答题假设某存储器总线采用同步通信方式,时钟频率为50MHz时钟,每个总线事务以突发方式传输8个字,以支持块长为8个字的Cache行读和Cache行写,每字4字节。对于读操作,访问顺序是1个时钟周期接受地址,3个时钟周期等待存储器读数,8个时钟周期用于传输8个字。对于写操作,访问顺序是1个时钟周期接受地址,2个时钟周期延迟,8个时钟周期用于传输8个字,3个时钟周期恢复和写入纠错码。对于以下访问模式,求出该存储器读/写时在存储器总线上的带宽。65%的访问为读操作,35%的访问为写操作。
您可能感兴趣的试卷
你可能感兴趣的试题
最新试题
主存储器通常由以下哪些部分组成?()
题型:多项选择题
计算机系统是可以分层的,在某级观察者角度看到的机器被称为(),只需要通过该级语言来了解和使用。
题型:单项选择题
常见的保持主存和cache中的数据的一致性的方法有直达法和回写法两种,下面说法正确的是()
题型:单项选择题
()是指参与运算的数的基本位数,是由加法器、寄存器的位数决定的。
题型:单项选择题
运算器的核心是加法器,是对信息进行处理和运算的部件,又被称为()。
题型:单项选择题
最常见的计算机分代方法是按照()来划分的。
题型:单项选择题
对于电子计算机最常见的分代方法是以电子器件来划分为()代。
题型:单项选择题
在取指令操作完成之后,PC中存放的是()。
题型:单项选择题
计算机采用总线结构的好处是()。
题型:多项选择题
若I/O类指令采用独立编址,对系统带来的影响主要是()。
题型:单项选择题