2048×8位的存储芯片，地址线和数据线各有几位，有多少个基本存储单元？

问答题2048×8位的存储芯片，地址线和数据线各有几位，有多少个基本存储单元？

2048×8位的存储芯片，其地址线为11位，数据线为8位，共有2048×8个基本存储单元。

1.问答题PROM、EPROM和EEPROM各有什么特点？

2.问答题简述RAM有几种不同的类型。

3.问答题试说明RAM和ROM的区别。

4.问答题用VHDL设计一个模为12的加法计数器，要求该计数器能够同步清零，异步置数，而且有计数使能端和进位输出端，并用QuartusII软件进行仿真，并给出详细的仿真波形图。

5.问答题试用VHDL设计一个双向移位寄存器。

6.问答题试用VHDL设计一个4位二进制可逆计数器，该计数器具有同步预置数功能。

7.问答题 试用上升沿边沿D触发器和与非门设计一个脉冲序列为100110的序列脉冲产生电路，其状态编码如状态图所示。根据题意列出电路的状态转移真值表和卡诺图；写出状态方程、驱动方程，输出方程，检查电路自启动特性。

8.问答题 试用边沿JK触发器和门电路设计一个同步五进制计数器，其状态编码如状态图所示。根据题意列出电路的状态转移真值表和卡诺图；写出状态方程、驱动方程，输出方程，检查启动特性。

将3个无效状态101、110、111代入状态方程计算后，获得的次态010、010、000均为有效状态。因此电路能自启动。

9.问答题试用下降沿JK触发器设计一个递增同步六进制计数器。要求计数器的状态转换代码具有相邻性（相邻两组代码中只有一位代码不同），且代码不包含全0和全1的码组。根据题意列出电路的状态转移真值表和卡诺图；写出状态方程、驱动方程，输出方程，检查启动特性。

根据表画出次态Q₂ⁿ⁺¹、Q₁ⁿ⁺¹、Q₀ⁿ⁺¹和输出Y的卡诺图，如图所示。

10.问答题用T触发器作为存储元件，设计一个采用8421码的十进制加1计数器。