某机器的总线结构如图所示。设计“ADDR(R2),R1”的指令周期流程图。该指令的含义是进行求和操作,R1+(R2)—>R1,一个源操作数在R1中,另一个源操作数的地址在R2中,运算结果送到R1中。
平均等待时间=1/2*60/3000=0.01s=10ms