EDA技术填空题每日一练(2020.05.28)

填空题
在Verilog HDL的if语句中，系统对表达式的值进行判断，若值为0，x或z，则按（）处理，若为1，则按（）处理。
答案：假；真
填空题
MAX+plus Ⅱ支持原理图、（）、（）语言及以波形与EDIF等格式的文件，并支持混合设计、（）仿真和（）仿真。
答案：VHDL；Verilog；功能；时序
填空题
EDA技术的应用可概括为（）、（）、（）三个方向。
答案：PCB设计；ASIC设计；CPLD/FPGA设计
填空题
VHDL的短标识符名必须以（），后跟若干字母，数字和单个下划线构成，但最后不能为（）。
答案：字母开头；下划线
填空题
NEXT语句主要用于在LOOP语句执行中进行有条件的或无条件的（）控制。
答案：转向