设计一个带使能的3-8译码器，使能信号en为高电平时真值表如下。

设计一个触发器。

补充完整下面D触发器的程序代码。

设计一个四位全加器。

设计一个D触发器。

编写一个2选1多路器。（输入a，b；输出out；输出由sl电平控制0是a、1是b）。

设计一奇偶校验位生成电路，输入八位总线信号bus，输出及校验位odd，偶校验位even。

用Veriog描述带清零端的4位寄存器。

编写一个4位的全加器。（输入两个加数a、b；和sum；进位输入cin；进位输出cout）。

使用case语句实现四选一多路选择器。