在VerilogHDL模块的I/O声明中，用来声明端口数据流动方向的关键字包...

单项选择题在VerilogHDL模块的I/O声明中，用来声明端口数据流动方向的关键字包括（）。

A.input
B.output
C.inout
D.以上均可

1.单项选择题VerilogHDL是由（）语言演化来的。

A.BASIC
B.C语言
C.PASCAL
D.VHDL

2.单项选择题目前Verilog HDL被IEEE公布的标准是（）。

A.IEEE STD1076-1987
B.IEEE#1064-1995
C.IEEE。STD_LOGIC_1164
D.IEEESTD1076-1993

3.填空题在Verilog HDL中，结构描述包括（）和（）两种抽象级别。

4.填空题在Verilog HDL中，行为描述包括（）、（）和（）3种抽象级别。

5.填空题Verilog HDL的always块语句中的语句是（）语句，always块本身却是（）语句。

6.填空题在Verilog HDL中，使用（）关键字说明事件时有输入信号的上述沿触发的；使用（）关键字声明事件是由输入信号的下降沿触发的。

7.填空题在Verilog HDL的if语句中，系统对表达式的值进行判断，若值为0，x或z，则按（）处理，若为1，则按（）处理。

8.填空题在Verilog HDL的非阻塞赋值语句中，赋值号是（），赋值变量必须是（）型变量。

9.填空题在Verilog HDL的阻塞赋值语句中，赋值号”=”左边的赋值变量必须是（）型变量。

10.填空题Verilog HDL的连续赋值语句的关键字是（），赋值符号是（）。