单项选择题除了end或以end开头的关键字(如endmodule)语句外,Verilog HDL的每条语句后必须要有()。
A.逗号“,”
B.句号“。”
C.分号“;”
D.冒号“:”
您可能感兴趣的试卷
你可能感兴趣的试题
1.单项选择题Verilog HDL程序的每个模块的内容都是嵌在()两语句之间。
A.start和endmodule
B.module和end
C.module和endmodule
D.start和endstart
2.单项选择题用Verilog HDL的元件例化方式建模来完成的设计一般属于()描述方式。
A.行为
B.结构
C.功能
D.行为和结构
3.单项选择题Verilog HDL的功能描述是用来描述设计模块的内部结构和模块端口间的逻辑关系,通常把确定这些设计模块描述的方法称为()。
A.综合
B.仿真
C.建模
D.设计
4.单项选择题在VerilogHDL模块的I/O声明中,用来声明端口数据流动方向的关键字包括()。
A.input
B.output
C.inout
D.以上均可
5.单项选择题VerilogHDL是由()语言演化来的。
A.BASIC
B.C语言
C.PASCAL
D.VHDL
6.单项选择题目前Verilog HDL被IEEE公布的标准是()。
A.IEEE STD1076-1987
B.IEEE#1064-1995
C.IEEE。STD_LOGIC_1164
D.IEEESTD1076-1993
最新试题
在Cadence/OrCAD PSpice中,用于表示电阻器的元件是()。
题型:单项选择题
分析放大器的上下限频率和电路中的哪些参数有关?
题型:问答题
当功率放大电路输出出现自激振荡时,可以采取什么方式减小自激振荡?
题型:问答题
如何权衡起振时间和波形幅度失真的矛盾?
题型:问答题
提高温度计检测精度有哪些改进措施?
题型:问答题
Vivado提供了哪种类型的仿真工具?()
题型:单项选择题
VHDL中的选择(Case)语句用于根据输入信号的值执行不同的操作,类似于编程语言中的if语句。
题型:判断题
Quartus Ⅱ软件提供哪些功能?()
题型:多项选择题
简述Vivado设计流程。
题型:问答题
请论述编码器(Encoder)的工作原理及应用。
题型:问答题