设下图中各触发器的初始状态皆为Q=0，试画出在CLK信号连续作用下各触发器输出端的电压波形。

已知CMOS边沿触发方式JK触发器各输入端的电压波形如图所示，试画出Q、Q′应的电压波形。

若主从结构JK触发器CLK、、J、K端的电压波形如图所示，试画出Q、Q′应的电压波形。

若主从结构SR触发器的CLK、S、R、各输入端的电压波形如图所示，试画出Q、Q′对应的电压波形。

在下图所示电路中，若CLK、S、R的电压波形如图中所示，试画出Q和Q′与之对应的电压波形。假定触发器的初始状态为Q=0。

画出下图由或非门组成的SR锁存器输出端Q、Qˊ电压波形，输入端S_D、R_D的电压波形如图中所示。

用8选1数据选择器设计一个函数发生器电路，它的功能如表所示。

用8选1数据选择器74HC151（见下图）设计一个组合逻辑电路。该电路有3个输入逻辑变量A、B、C和1个工作状态控制变量M。当M=0时电路实现“意见一致”功能（A、B、C状态一致时输出为1，否则输出为0），而M=1时电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。

试画出用3线–8线译码器74HC138（见下图）和门电路产生如下多输出逻辑函数的逻辑图。

设计一个代码转换电路，输入为4位二进制代码，输出为4位格雷码。可以采用各种逻辑功能的门电路来实现。4位格雷码见下表。