在VHDL中，PROCESS本身是（）语句。

单项选择题在VHDL中，PROCESS本身是（）语句。

A.顺序
B.顺序和并行
C.并行
D.任何

1.单项选择题在VHDL中，PROCESS结构内部是由（）语句组成的。

A.顺序
B.顺序和并行
C.并行
D.任何

2.单项选择题在VHDL中，语句”FORIIN0TO7LOOP”定义循环次数为（）次。

A.8
B.7
C.0
D.1

3.单项选择题在VHDL的FOR_LOOP语句中的循环变量是一个临时变量，属于LOOP语句的局部量，（）事先声明。

A.必须
B.不必
C.其类型要
D.其属性要

4.单项选择题在VHDL中，可以用语句（）表示检测clock下降沿。

A.clock’event
B.clock’eventandclock=’1’
C.clock=’0’
D.clock’eventandclock=’0’

5.单项选择题VHDL中，为目标变量赋值符号是（）。

A.=：
B.=
C.<=
D.：=

6.单项选择题下列关于CASE语句的说法不正确的是（）。

A.条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。
B.CASE语句中必须要有WHENOTHERS=>NULL语句。
C.CASE语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句出现。
D.CASE语句执行必须选中，且只能选中所列条件语句中的一条

7.单项选择题下列关于变量的说法正确的是（）。

A.变量是一个局部量，它只能在进程和子程序中使用
B.变量的赋值不是立即发生的，它需要有一个δ延时
C.在进程的敏感信号表中，既可以使用信号，也可以使用变量
D.变量赋值的一般表达式为：目标变量名<=表达式

8.单项选择题下面哪一个可以用作VHDL中的合法的实体名（）。

A.OR
B.VARIABLE
C.SIGNAL
D.OUT1

9.单项选择题在VHDL的CASE语句中，条件句中的“=>”不是操作符号，它只相当与（）作用。

A.IF
B.THEN
C.AND
D.OR

10.单项选择题在EDA工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为（）。

A.仿真器
B.综合器
C.适配器
D.下载器