有一个16KB4路组相联Cache的32位微处理器，假定该Cache的块为4个32位的字。主存地址为ABCDE8F8的单元在Cache中的什么位置。

如果一条指令的执行过程分解为“取指令”和“分析”两个阶段，并采用两级流水线。为了采用指令取消技术，请修改上面的程序。

如果在程序执行过程中访问一个页面，平均要对该页面内的存储单元访问1024次，求访问存储单元的命中率。

指出主存与Cache之间各个块的映象关系。

在编号分别为0，1，2，……，9的16个处理器之间，要求按下列配对通信：（B、1），（8、2），（7、D），（6、C），（E、4），（A、0），（9、3），（5、F）。试选择所用互连网络类型、控制方式，并画出该互连网络的拓扑结构和各级的交换开关状态图。

考虑题目全部要求，设计优化实用的操作码形式，并计算其操作码的平均码长。

一台机器要求浮点数的字长的精度不低于10-7.2，表数的范围正数不小于1038，且正负对称。尾数用原码、纯小数表示，阶码用移码、整数表示。设计这种浮点数的格式。

如果把一条指令的执行过程分解为“取指令”、“分析”（包括译码和取操作数等）和“执行”（包括运算和写回结果等）三个阶段，并采用三级流水线。仍然要采用指令取消技术，请修改上面的程序。

至少要分配给该程序多少个主存页面才能获得最高的命中率？

为了使存储系统的访问效率达到0.94，命中率和等效访问周期应该提高到多少？