问答题基本DLX流水线中,IF与Mem两个阶段都要访问存储器,怎样避免访存冲突?
您可能感兴趣的试卷
你可能感兴趣的试题
4.问答题请叙述设计一个I/O子系统的步骤。
6.问答题全相联和直接映象相比,各有何优缺点?
8.问答题降低Cache失效损失的措施有哪些?
9.问答题降低Cache失效率的措施有哪些?
10.问答题降低Cache命中时间的措施有哪些?
最新试题
可能的最高页命中率是多少?
题型:问答题
要求操作码的平均长度最短,请设计操作码的编码,并计算操作码编码的平均长度。
题型:问答题
若传送106个文字符号,且每个文字符号后均自动跟一个空格,按最短的编码,共需传送多少个二进制位?若传送波特率为9600bPS,共需传送多少时间?
题型:问答题
为了使存储系统的访问效率达到0.94,命中率和等效访问周期应该提高到多少?
题型:问答题
写出N=8的蝶式置换的互连函数,如采用Omega网络,则需几次通过才能完成此变换?画出Omega网络实现此变换的控制状态图。
题型:问答题
有一个16KB4路组相联Cache的32位微处理器,假定该Cache的块为4个32位的字。主存地址为ABCDE8F8的单元在Cache中的什么位置。
题型:问答题
画出其中一组的逻辑图。
题型:问答题
共需要多少个触发器和多少个与门?
题型:问答题
为了使存储系统的访问效率从0.5提高到0.94,块的大小至少增加到几个字?
题型:问答题
在有16个处理器的均匀洗牌网络中,若要使第0号处理器与第15号处理器相连,需要经过多少次均匀洗牌和交换置换。
题型:问答题