共需要多少个触发器和多少个与门？

问答题一个采用组相联映像方式的Cache共有8块，分为两组，用硬件比较对法实现LRU块替换算法。共需要多少个触发器和多少个与门？

参考答案： 设组内块数为p，则触发器的个数为：C_p²=p（p-1）/2。Cache有8块...

您可能感兴趣的试卷

你可能感兴趣的试题

1.问答题在一个采用组相联映象方式的Cache存储系统中，主存由B₀～B₇共8块组成，Cache有2组，每组2块，每块大小为16B。在一个程序执行过程中，访存的主存块地址流为：B₆，B₂，B₄，B₁，B₄，B₆，B₃，B₀，B₄，B₅，B₇，B₃。若在程序执行过程中，每从主存装入一块到Cache，平均要对这个块访问16次，计算在这种情况下的Cache命中率。

参考答案：当命中三次时，Cache的命中率为Hi=（12×16-9）/（12×16）≈1，当命中四次时，Cache的命中率为Hi=...

点击查看完整答案

2.问答题在一个采用组相联映象方式的Cache存储系统中，主存由B₀～B₇共8块组成，Cache有2组，每组2块，每块大小为16B。在一个程序执行过程中，访存的主存块地址流为：B₆，B₂，B₄，B₁，B₄，B₆，B₃，B₀，B₄，B₅，B₇，B₃。若采用LRU替换算法，计算Cache的块命中率。

参考答案：

3.问答题在一个采用组相联映象方式的Cache存储系统中，主存由B₀～B₇共8块组成，Cache有2组，每组2块，每块大小为16B。在一个程序执行过程中，访存的主存块地址流为：B₆，B₂，B₄，B₁，B₄，B₆，B₃，B₀，B₄，B₅，B₇，B₃。若采用FIFO替换算法，计算Cache的块命中率。

参考答案：

4.问答题在一个采用组相联映象方式的Cache存储系统中，主存由B₀～B₇共8块组成，Cache有2组，每组2块，每块大小为16B。在一个程序执行过程中，访存的主存块地址流为：B₆，B₂，B₄，B₁，B₄，B₆，B₃，B₀，B₄，B₅，B₇，B₃。若Cache的4个块号为C₀、C₁、C₂和C₃，列出程序执行过程中的Cache块地址流。

参考答案：

5.问答题在一个采用组相联映象方式的Cache存储系统中，主存由B₀～B₇共8块组成，Cache有2组，每组2块，每块大小为16B。在一个程序执行过程中，访存的主存块地址流为：B₆，B₂，B₄，B₁，B₄，B₆，B₃，B₀，B₄，B₅，B₇，B₃。指出主存与Cache之间各个块的映象关系。

参考答案：根据组相联映象的规则，主存块0～7与Cache块0～3之间的映象关系为：主存块0、1、4、5与Cache块0、1之间全相...

点击查看完整答案

6.问答题在一个采用组相联映象方式的Cache存储系统中，主存由B₀～B₇共8块组成，Cache有2组，每组2块，每块大小为16B。在一个程序执行过程中，访存的主存块地址流为：B₆，B₂，B₄，B₁，B₄，B₆，B₃，B₀，B₄，B₅，B₇，B₃。写出主存地址和Cache地址的格式，并标出各字段的长度。

参考答案：

7.问答题 下面是一段数据块搬家程序。在RISC处理机中，为了提高指令流水线的执行效率，通常要采用指令取消技术。

如果把一条指令的执行过程分解为“取指令”、“分析”（包括译码和取操作数等）和“执行”（包括运算和写回结果等）三个阶段，并采用三级流水线。仍然要采用指令取消技术，请修改上面的程序。

参考答案：

8.问答题 下面是一段数据块搬家程序。在RISC处理机中，为了提高指令流水线的执行效率，通常要采用指令取消技术。

如果N=100，采用指令取消技术后，在程序执行过程中，能够节省多少个指令周期？

参考答案：解决转移指令引起的流水线断流可插入一条无效的空操作指令（NOP）。空操作指令也要占用一个机器周期，又不执行任何实际的操作...

点击查看完整答案

9.问答题 下面是一段数据块搬家程序。在RISC处理机中，为了提高指令流水线的执行效率，通常要采用指令取消技术。

如果一条指令的执行过程分解为“取指令”和“分析”两个阶段，并采用两级流水线。为了采用指令取消技术，请修改上面的程序。

参考答案：

10.问答题 某模型机9条指令使用频度为：

要求有两种指令字长，都按双操作数指令格式编排，采用扩展操作码，并限制只能有两种操作码码长。设该机有若干通用寄存器，主存为16位宽，按字节编址，采用按整数边界存储，任何指令都在一个主存周期中取得，短指令为寄存器--寄存器型，长指令为寄存器--主存型，主存地址应能变址寻址。
指出访存操作数地址寻址的最大相对位移量为多少个字节？

参考答案：由于相对位移字段长度为5位，因此访存地址寻址的最大相对位移量为2⁵=32字节。