若在程序执行过程中，每从主存装入一块到Cache，平均要对这个块访问16次，计算在这种情况下的Cache命中率。

设计8位字长的寄存器—寄存器型指令3条，16位字长的寄存器一存储器型变址寻址方式指令4条，变址范围不小于正、负127。请设计指令格式，并给出指令各字段的长度和操作码的编码。

要求操作码的平均长度最短，请设计操作码的编码，并计算操作码编码的平均长度。

指出访存操作数地址寻址的最大相对位移量为多少个字节？

画出其中一组的逻辑图。

写出流水线的初始冲突向量。

如果在程序执行过程中访问一个页面，平均要对该页面内的存储单元访问1024次，求访问存储单元的命中率。

假设在3000次访存中，第一级Cache不命中110次，第二级Cache不命中55次。试问：在这种情况下，该Cache系统的局部不命中率和全局不命中率各是多少？

若采用LRU替换算法，计算Cache的块命中率。

为了使存储系统的访问效率达到0.94，命中率和等效访问周期应该提高到多少？