有一个16KB4路组相联Cache的32位微处理器，假定该Cache的块为4个32位的字。主存地址为ABCDE8F8的单元在Cache中的什么位置。

若在程序执行过程中，每从主存装入一块到Cache，平均要对这个块访问16次，计算在这种情况下的Cache命中率。

写出主存地址和Cache地址的格式，并标出各字段的长度。

若采用LRU替换算法，计算Cache的块命中率。

仅根据使用频度，不考虑其它要求，设计出全Huffman操作码，计算其平均码长。

为了使存储系统的访问效率从0.5提高到0.94，块的大小至少增加到几个字？

考虑题目全部要求，设计优化实用的操作码形式，并计算其操作码的平均码长。

当存储系统的访问效率为0.5时，计算命中率和等效访问周期。

可能的最高页命中率是多少？

画出流水线任务调度的状态有向图。