A.扩大存储系统的容量
B.提高存储系统的速度
C.扩大存储系统的容量和提高存储系统的速度
D.便于程序的访存操作
您可能感兴趣的试卷
你可能感兴趣的试题
A.主存地址
B.逻辑地址
C.物理地址
D.有效地址
A.定长编码
B.哈夫曼编码
C.扩展编码
D.需要根据编码使用的频度计算平均码长后确定
A.缩短指令字长
B.减少程序总位数
C.增加指令字表示的信息
D.A和B和C
A.访存速度快
B.节约主存单元
C.指令字的规整化
D.指令的优化
A.CPU中的通用寄存器
B.主存储器
C.I/O接口中的寄存器
D.堆栈
A.计算机软件所要完成的功能
B.计算机硬件的全部组成
C.编程要用到的硬件组织
D.计算机各部件的硬件实现
A.采用统一的高级语言
B.采用统一的汇编语言
C.模拟
D.仿真
A.汇编程序
B.编译程序
C.硬件
D.微指令程序
A.程序计算器
B.主存地址寄存器
C.条件码寄存器
D.指令寄存器
最新试题
浮点数系统使用的阶码基值re=2,阶值位数q=2,尾数基值rm=10,尾数位数p′=1,即按照使用的二进制位数来说,等价于p=4。计算在非负阶、正尾数、规格化情况下的最小尾数值、最大尾数值、最大阶值、可表示的最小值和最大值及可表示数的个数。
如果在程序执行过程中访问一个页面,平均要对该页面内的存储单元访问1024次,求访问存储单元的命中率。
共需要多少个触发器和多少个与门?
如果一条指令的执行过程分解为“取指令”和“分析”两个阶段,并采用两级流水线。为了采用指令取消技术,请修改上面的程序。
若采用LRU替换算法,计算Cache的块命中率。
假设在3000次访存中,第一级Cache不命中110次,第二级Cache不命中55次。试问:在这种情况下,该Cache系统的局部不命中率和全局不命中率各是多少?
指出访存操作数地址寻址的最大相对位移量为多少个字节?
在编号分别为0,1,2,……,9的16个处理器之间,要求按下列配对通信:(B、1),(8、2),(7、D),(6、C),(E、4),(A、0),(9、3),(5、F)。试选择所用互连网络类型、控制方式,并画出该互连网络的拓扑结构和各级的交换开关状态图。
可能的最高页命中率是多少?
求出流水线的最优调度策略及最小平均延迟时间和流水线的最大吞吐率。