画出其中一组的逻辑图。

如果在程序执行过程中访问一个页面，平均要对该页面内的存储单元访问1024次，求访问存储单元的命中率。

为了使存储系统的访问效率从0.5提高到0.94，块的大小至少增加到几个字？

设16个处理器编号分别为0，1，…，15，要用单级互连网络，当互连函数分别为：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）时，第13号处理器分别与哪一个处理器相连？

仅根据使用频度，不考虑其它要求，设计出全Huffman操作码，计算其平均码长。

若Cache的4个块号为C0、C1、C2和C3，列出程序执行过程中的Cache块地址流。

为了使存储系统的访问效率达到0.94，命中率和等效访问周期应该提高到多少？

设计8位字长的寄存器—寄存器型指令3条，16位字长的寄存器一存储器型变址寻址方式指令4条，变址范围不小于正、负127。请设计指令格式，并给出指令各字段的长度和操作码的编码。

假设在3000次访存中，第一级Cache不命中110次，第二级Cache不命中55次。试问：在这种情况下，该Cache系统的局部不命中率和全局不命中率各是多少？

写出主存地址和Cache地址的格式，并标出各字段的长度。