下列受时钟控制的是（）

现有58个信息等待用二进制代码进行编码，需要用8位二进制代码来表示。

9个JK触发器，通过电路设计，可以接成（）进制以内的，任意进制的计数器。

3位二进制加法计数器的，计数长度为（）

本征半导体是（），导电能力弱。

二进制计数器具有分频的作用，分频的规律表现为：5位二进制计数器实现（）分频。

3个JK触发器，通过电路设计，可以接成（）进制以内的，任意进制的计数器。

全加器的输入信号是（）

反相比例运算电路，平衡电阻的求法：令ui=0，则uo=0，此时反相端对地总电阻值，即为所求平衡电阻值。

清零端与脉冲信号的状态无关，所以叫做同步清零。