A.流水线设计
B.资源共享
C.逻辑优化
D.串行化
E.寄存器配平
F.关键路径法
您可能感兴趣的试卷
你可能感兴趣的试题
A.资源共享
B.逻辑优化
C.流水线设计
D.寄存器配平
A.流水线设计
B.串行化
C.逻辑优化
D.资源共享
A.编译器将软件程序翻译成的基于某种特定CPU的机器代码,仅限于这种CPU而不能移植,机器代码不代表硬件结构,更不能改变CPU,只能被动地为其特定硬件电路所用。
B.编译器的运行,除了CPU的硬件结构外,不需要任何与硬件相关的器件库和工艺库参与编译。
C.综合器转化的目标是底层的电路结构网表文件,不依赖于特定硬件环境,能轻易被移植到任何通用硬件环境中,具备能随时改变硬件结构的依据。
D.综合器在综合过程中,是根据设计库、工艺库以及预先设置的各类约束条件,选择最优方案完成电路结构设计。
A.是硬件系统的一种测试调试工具
B.它对系统进行硬件测试的所有信号都不需要通过I/O端口引到引脚处
C.所有测试信号通过JTAG口在内部引入测试系统,或通过测试系统给出激励信号
D.主要是基于JTAG技术构建的
A.TCK
B.TMS
C.TDO
D.TDI
E.TRST
A.Verilog
B.SystemVerilog
C.VHDL
D.SystemC
A.自然语言综合
B.行为综合
C.逻辑综合
D.版图综合
A.系统级(ESL)
B.行为级
C.RTL级(寄存器传输级)
D.门级
E.管子级(MOS级别)
A.软核
B.固核
C.硬核
D.真核
A.软硬件测试
B.配置(编程下载)
C.在线逻辑分析
D.在线存储器读写
E.在系统源与探针
最新试题
当功率放大电路输出出现自激振荡时,可以采取什么方式减小自激振荡?
Verilog HDL可以用于描述以下哪些元素?()
提高温度计检测精度有哪些改进措施?
如何解决功率放大器中功放芯片的散热问题?
Cadence/OrCAD PSpice中的元件属性表用于设置元件的()。
如何权衡起振时间和波形幅度失真的矛盾?
PSpice中的仿真类型可以包括()。
VHDL是一种硬件描述语言,用于描述数字电路的结构和行为。
在VHDL中,实体(Entity)用于描述什么?()
将串口通信波特率分别改为4800、19200,程序如何修改?