单项选择题时序逻辑电路的清零端有效,则电路为()状态。

A、计数
B、保持
C、置1
D、清0


您可能感兴趣的试卷

你可能感兴趣的试题

1.单项选择题时序逻辑电路的集成移位寄存器的移位方向错误,则是()有问题。

A、移位控制端
B、清零端
C、脉冲端
D、输出端

2.单项选择题时序逻辑电路的置数端有效,则电路为()状态。

A、计数
B、并行置数
C、置1
D、清0

3.单项选择题JK触发器,当JK为()时,触发器处于置1状态。

A、00
B、01
C、10
D、11

5.单项选择题集成或非门被封锁,应检查其多余引脚是否接了()

A、悬空
B、高电平
C、低电平
D、并接

6.单项选择题集成或非门的多余引脚()时,或非门被封锁。

A、悬空
B、接高电平
C、接低电平
D、并接

7.单项选择题时序逻辑电路的计数器取相应进制数少一经相应门电路送到()端。

A、异步清零端
B、同步清零端
C、异步置数端
D、同步置数端

8.单项选择题下列不属于组合逻辑电路的加法器为()。

A、半加器
B、全加器
C、多位加法器
D、计数器

9.单项选择题下列不能用于构成组合逻辑电路的是()。

A、与非门
B、或非门
C、异或门
D、触发器

10.单项选择题时序逻辑电路的计数器直接取相应进制数经相应门电路送到()端。

A、异步清零端
B、同步清零端
C、异步置数端
D、同步置数端