A.统计输入脉冲的个数
B.用于记时、记数系统
C.分频
D.产生序列脉冲
您可能感兴趣的试卷
你可能感兴趣的试题
A.驱动方程
B.输出方程
C.时钟方程
D.状态方程
A.同步时序逻辑电路
B.异步时序逻辑电路
C.555定时器电路
D.脉冲产生电路
A.加法计数器
B.二进制计数器
C.十进制计数器
D.N进制计数器
A.同步时序逻辑电路状态的变化与时钟脉冲同步,而异步时序电路中没有统一的时钟脉冲,电路的状态随输入信号的改变而相应改变。
B.异步时序电路的每个状态都是“稳定状态”,而同步时序逻辑电路的状态分为“稳定”和“不稳定“两种。
C.同步时序电路中,任一时刻,几个输入变量可以同时变化。
D.异步时序电路中,每个时刻仅允许一个输入信号发生变化,以避免电路中可能出现的竞争现象。
A.数码寄存器
B.计数器
C.移位寄存器
D.序列信号检查器
A.状态转换图
B.特征方程
C.真值表
D.数理方程
A.可逆计数器
B.循环计数器
C.同步计数器
D.异步计数器
A.集成定时器
B.组合逻辑电路
C.存储电路
D.脉冲产生电路
A.进行状态编码
B.进行电路设计
C.列出真值表
D.画出逻辑图
A.级连法
B.置位法
C.复位法
D.扩展法
最新试题
具有“有1出0、全0出1”功能的逻辑门是()
一个16选一的数据选择器,其地址输入(选择控制输入)端有()个。
7系列EPROM存储的数据是()可擦除的。
用1M×4的DRAM芯片通过()扩展可以获得4M×8的存储器。
简述用译码器或多路选择器实现组合逻辑电路的不同之处。
TTL与非门输出低电平的参数规范值是()
判断如下VHDL的操作是否正确,如不正确,请改正。字符a和b的数据类型是BIT,c是INTEGER,执行c<=a+b。
什么是触发器的空翻现象,如何避免空翻?
两个与非门构成的基本RS触发器,当Q=1、Q=0时,两个输入信号R=1和S=1。触发器的输出Q会()。
利用2个74LS138和1个非门,可以扩展得到1个()线译码器。