问答题已知CPU结构如下图所示,其中包括一个累加器AC、一个状态寄存器和其他几个寄存器。各部分之间的连线表示数据通路,箭头表示信息传递方向。试完成以下工作:①写出图中四个寄存器A、B、C、D的名称和作用;②简述完成指令ADDY的数据通路(Y为存储单元地址,本指令功能为(AC)+(Y)→(AC)。
您可能感兴趣的试卷
你可能感兴趣的试题
3.判断题多操作数指令可以是单字长指令
5.判断题控存中存放解释指令执行的微程序和数据
6.判断题浮点数的精确度由阶码的位数决定
7.判断题Cache对系统程序员透明
8.问答题简述微程序控制器的设计思想。
最新试题
写出主存地址和Cache地址的格式,并标出各字段的长度。
题型:问答题
若在程序执行过程中,每从主存装入一块到Cache,平均要对这个块访问16次,计算在这种情况下的Cache命中率。
题型:问答题
若采用LRU替换算法,计算Cache的块命中率。
题型:问答题
考虑题目全部要求,设计优化实用的操作码形式,并计算其操作码的平均码长。
题型:问答题
为了使存储系统的访问效率从0.5提高到0.94,块的大小至少增加到几个字?
题型:问答题
若采用FIFO替换算法,计算Cache的块命中率。
题型:问答题
有一个16KB4路组相联Cache的32位微处理器,假定该Cache的块为4个32位的字。主存地址为ABCDE8F8的单元在Cache中的什么位置。
题型:问答题
一台机器要求浮点数的字长的精度不低于10-7.2,表数的范围正数不小于1038,且正负对称。尾数用原码、纯小数表示,阶码用移码、整数表示。设计这种浮点数的格式。
题型:问答题
指出主存与Cache之间各个块的映象关系。
题型:问答题
当存储系统的访问效率为0.5时,计算命中率和等效访问周期。
题型:问答题