若Cache的4个块号为C0、C1、C2和C3，列出程序执行过程中的Cache块地址流。

有一个16KB4路组相联Cache的32位微处理器，假定该Cache的块为4个32位的字。主存地址为ABCDE8F8的单元在Cache中的什么位置。

假设在3000次访存中，第一级Cache不命中110次，第二级Cache不命中55次。试问：在这种情况下，该Cache系统的局部不命中率和全局不命中率各是多少？

仅根据使用频度，不考虑其它要求，设计出全Huffman操作码，计算其平均码长。

写出主存地址和Cache地址的格式，并标出各字段的长度。

若采用LRU替换算法，计算Cache的块命中率。

共需要多少个触发器和多少个与门？

可能的最高页命中率是多少？

如果在程序执行过程中访问一个页面，平均要对该页面内的存储单元访问1024次，求访问存储单元的命中率。

在有16个处理器的均匀洗牌网络中，若要使第0号处理器与第15号处理器相连，需要经过多少次均匀洗牌和交换置换。