有一个16KB4路组相联Cache的32位微处理器，假定该Cache的块为4个32位的字。主存地址为ABCDE8F8的单元在Cache中的什么位置。

若传送106个文字符号，且每个文字符号后均自动跟一个空格，按最短的编码，共需传送多少个二进制位？若传送波特率为9600bPS，共需传送多少时间？

如果N=100，采用指令取消技术后，在程序执行过程中，能够节省多少个指令周期？

写出N=8的蝶式置换的互连函数，如采用Omega网络，则需几次通过才能完成此变换？画出Omega网络实现此变换的控制状态图。

如果一条指令的执行过程分解为“取指令”和“分析”两个阶段，并采用两级流水线。为了采用指令取消技术，请修改上面的程序。

若在程序执行过程中，每从主存装入一块到Cache，平均要对这个块访问16次，计算在这种情况下的Cache命中率。

如果把一条指令的执行过程分解为“取指令”、“分析”（包括译码和取操作数等）和“执行”（包括运算和写回结果等）三个阶段，并采用三级流水线。仍然要采用指令取消技术，请修改上面的程序。

若采用FIFO替换算法，计算Cache的块命中率。

写出主存地址和Cache地址的格式，并标出各字段的长度。

若采用LRU替换算法，计算Cache的块命中率。