微信扫一扫关注公众号后联系客服
微信扫码免费搜题
首页
题库
网课
在线模考
桌面端
登录
搜标题
搜题干
搜选项
单项选择题
在Verilog HDL语言中，时钟clk信号的下降沿可以表示为（）
A.posedge clk
B.negedge clk
C.clk=’1’
D.clk=’0’
点击查看答案&解析
在线练习
手机看题
你可能感兴趣的试题
单项选择题
HDL语言支持多种设计描述风格，以下错误的是（）
A.器件描述
B.结构描述
C.数据流描述
D.行为描述
点击查看答案&解析
手机看题
单项选择题
FPGA设计开发过程中，产生的用于器件编程的数据文件是（）
A.熔丝图
B.仿真图
C.原理图
D.位流
点击查看答案&解析
手机看题
微信扫一扫关注公众号后联系客服
微信扫码免费搜题
