想在系列机中发展一种新型号机器，你认为下列哪些设想是可以考虑的，哪些则不行的？为什么？
（1）新增加字符数据类型和若干条字符处理指令，以支持事务处理程序的编译。
（2）为增强中断处理功能，将中断分级由原来的4级增加到5级，并重新调整中断响应的优先次序。
（3）在CPU和主存之间增设Cache存储器，以克服因主存访问速率过低而造成的系统性能瓶颈。
（4）为解决计算误差较大，将机器中浮点数的下溢处理方法由原来的恒置“1”法，改为用ROM存取下溢处理结果的查表舍入法。
（5）为增加寻址灵活性和减少平均指令字长，将原等长操作码指令改为有3类不同码长的扩展操作码；将源操作数寻址方式由操作码指明改成如VAX-11那种设寻址方式位字段指明。
（6）将CPU与主存间的数据通路宽度由16位扩展成32位，以加快主机内部信息的传送。
（7）为减少公用总路线的使用冲突，将单总线改为双总线。
（8）把原0号通用寄存器改作堆栈指示器。
您可能感兴趣的试卷
你可能感兴趣的试题
最新试题
若传送106个文字符号，且每个文字符号后均自动跟一个空格，按最短的编码，共需传送多少个二进制位？若传送波特率为9600bPS，共需传送多少时间？
有一个16KB4路组相联Cache的32位微处理器，假定该Cache的块为4个32位的字。主存地址为ABCDE8F8的单元在Cache中的什么位置。
至少要分配给该程序多少个主存页面才能获得最高的命中率？
设计8位字长的寄存器—寄存器型指令3条，16位字长的寄存器一存储器型变址寻址方式指令4条，变址范围不小于正、负127。请设计指令格式，并给出指令各字段的长度和操作码的编码。
若采用LRU替换算法，计算Cache的块命中率。
共需要多少个触发器和多少个与门？
若对数字0～9和空格采用二进制编码，试设计编码平均长度最短的编码。
为了使存储系统的访问效率达到0.94，命中率和等效访问周期应该提高到多少？
写出N=8的蝶式置换的互连函数，如采用Omega网络，则需几次通过才能完成此变换？画出Omega网络实现此变换的控制状态图。
若在程序执行过程中，每从主存装入一块到Cache，平均要对这个块访问16次，计算在这种情况下的Cache命中率。