约束项在函数化简时可以当作1，是因为在实际电路中，这种输入组合根本不可能会让其发生。

‏十进制数178.5对应的余3码是（）。

‌如图所示电路论述正确的是（）。

已知函数F（A，B，C，D）=（AB’）’+（C’D+B’C）’，则其最简表达式为（）。

‌当共阴极7段数码管显示2的时候，输出应该为（）。

若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。

为实现将D触发器转换为T触发器，下图所示电路的虚框内应是（）。

​构成数字电路最基本的器件主要有（）。

已知有二输入逻辑门，只有当输X和Y都为1时，输出F才为1，则X，Y与F的逻辑关系为（）。

CC4000系列的CMOS门电路不能直接接（）系列的门电路。