下图所示组合逻辑电路，输入ABCD为8421码，则电路的输出WXYZ是（）。
A.余3码
B.8421码对9的补数
C.8421码对6的补数
D.2421码
您可能感兴趣的试卷
你可能感兴趣的试题
下图所示组合逻辑电路，其功能是（）。
A.8421码转余3码
B.8421码转2421码
C.二进制码转格雷码
D.二进制码转8421码
下图所示CMOS电路实现的逻辑是（）。
A.
B.
C.
D.
A.TTL与非门
B.CMOS与非门
C.集电极开路与非门
D.CMOS传输门
A.开门电平
B.关门电平
C.扇入系数
D.扇出系数
A.
B.
C.
D.
假定某个电路如图示，指示灯F和开关A、B、C的逻辑关系表达式为（）。
A.
B.
C.
D.
已知描述某同步时序电路的状态图如下图所示，假定输入序列为x=01011011，初始状态为A，则电路的状态序列为（），输出响应序列为（）。
A.ABCDBCDA；00001001
B.ABCDBCDA；00001000
C.ABCDAABB；00001000
D.ABCDABCD；00001000
A.3；1
B.3；2
C.3；6
D.4；2
如下图所示时序电路，该电路是一个（）型电路，其功能是（）。
A.Mealy；模4加1计数器
B.Moore；模4减1计数器
C.Mealy；模4可逆计数器
D.Moore；模4可逆计数器
A.1；2
B.2；2
C.2；3
D.3；4
最新试题
对于一个输入为XYZ的脉冲异步时序逻辑电路，下面的输入脉冲组合中，（）是允许的。
下图所示组合逻辑电路，输入ABCD为8421码，则电路的输出WXYZ是（）。
具有3个选择控制端的数据选择器能对（）个输入数据进行选择，对应选择输入端的任何一种取值，可选中（）个输入数据输出。
设计一个mealy型的110序列检测器，需要（）个触发器，而设计moore型的110序列检测器则需要（）个触发器。
下面图示的电路可以实现（）功能。
已知脉冲异步时序逻辑电路如下图所示，其功能是（）。
假定描述一个同步时序电路的最简状态表中有6个状态，则该电路中有（）个触发器，电路中存在（）个多余状态。
设计一个Moore型同步可重叠的“1101”序列检测器，至少需要（）个触发器。
下图所示的PLD连接表示的输出函数表达式F等于（）。
在正常工作时，3-8线译码器74138的使能端的值为（）。