问答题设计一个带计数使能、异步复位、同步装载的可逆七位二进制计数器,计数结果由共阴极七段数码管显示。
您可能感兴趣的试卷
你可能感兴趣的试题
3.单项选择题在Verilog HDL中,语句”always@(negedge clk)”表示模块的事件是由clk的()触发的。
A.下降沿
B.上升沿
C.高电平
D.低电平
4.单项选择题在Verilog HDL中,语句“always@(posedge clk)”表示模块的事件是由clk的()触发的。
A.下降沿
B.上升沿
C.高电平
D.低电平
5.单项选择题在Verilog HDL中,连续赋值语句的“=”号两边的变量都应该是()。
A.wire
B.register
C.wire或register
D.integer
6.单项选择题在Verilog HDL中,连续赋值语句的关键字是()。
A.assign
B.ASSIGN
C.Assign
D.以上均可
7.单项选择题在Verilog HDL的设计模块中,最常用的寄存器型变量是()型变量。
A.reg
B.nets
C.reg或nets
D.integer
8.单项选择题在Verilog HDL的并接操作运算中,已知A=8`b11010001,B=8`b10100010,则{A[3:0],B[5:2]}的结果是()。
A.8`b11010001
B.8`b101000010
C.8`b00011000
D.8`b11110000
9.单项选择题在Verilog HDL的并接操作运算中,用符号”<<”实现对操作数的()操作。
A.逻辑右移
B.算术右移
C.逻辑左移
D.算术左移
10.单项选择题在Verilog HDL的转移操作运算中,用符号”>>”实现对操作数的()操作。
A.逻辑右移
B.算术右移
C.逻辑左移
D.算术左移