问答题

电路如图所示,试回答:  
(1)集成运放A1和A2各引进什么反馈? 
(2)求闭环增益


您可能感兴趣的试卷

你可能感兴趣的试题

最新试题

‏TTL或非门组成的逻辑电路如图所示,当输入为以下哪种状态时会出现冒险现象?()

题型:单项选择题

‌电路如图所示,如果电容C2开路,则MOSFET的漏极直流电压将会(),漏极交流电压将会(),增益将会()。

题型:单项选择题

现在定义了一个1位的加法器addbit(ci,a,b,co,sum),模块的结果用表达式表示为{co,sub}=a+b+ci,其中a,b为两个加数,ci为来自低位的进位,sum为和,co为向高位的进位,如果以此1位加法器构建四位加法器,同时定义顶层模块中的端口信号和中间变量的定义:下面通过层次调用的方式进行逻辑实现中的表达式正确的是()。

题型:单项选择题

‎某次电路实验中,一同学按如下电路图连接电路,完成实验。其中D0,D1端为输入端,S0与S1为输出端。在实验过程中,该同学观测到输出端S0,S1端输出电平分别为逻辑高电平,逻辑低电平。请问此刻电路输入端D0,D1电平可能分别为()。

题型:单项选择题

‍数字频率计设计中的测频计数模块共有多少个状态?()

题型:单项选择题

‌MOSFET源极漏极间的长度L越大,沟道长度调制效应越明显。​‌​

题型:判断题

I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足够大。输入输出信号均通过电容耦合进行传输(注意图中未画出电容),要实现增益为15倍的放大电路,则RD=()kΩ。‎

题型:单项选择题

CD放大器具有较()的输入电阻和较()的输出电阻。‌‍‌‍‌

题型:单项选择题

‍已知Nexys4开发板外部时钟信号频率为100MHz,数字钟用来产生秒信号的时钟信号频率为1Hz,若采用计数器对100MHz的外部时钟分频得到1Hz的秒信号,请问该计数器至少需要多少位?()

题型:单项选择题

‎6位7段数码管动态显示模块如图,要求人眼看到所有数码管同时显示各自对应的数字,控制数码管位选信号的动态扫描时钟信号频率约为多少?()

题型:单项选择题