I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足够大。输入输出信号均通过电容耦合进行传输(注意图中未画出电容),要实现增益为15倍的放大电路,则RD=()kΩ。
A.10
B.15
C.12.5
D.8
您可能感兴趣的试卷
你可能感兴趣的试题
电路如图所示,如果电容C2开路,则MOSFET的漏极直流电压将会(),漏极交流电压将会(),增益将会()。
A.不变,增大,增大
B.不变,减小,减小
C.增大,减小,不变
D.增大,不变,减小
在下图中如果输入输出均有电容耦合,则将RG的阻值由10MΩ替换为1MΩ时,栅极直流电压将会(),漏极直流电流将会(),输入电阻将会()。
A.增大,不变,减小
B.不变,增大,不变
C.不变,不变,减小
D.增大,不变,增大
A.高,高
B.高,低
C.低,高
D.低,低
A.高,高
B.高,低
C.低,高
D.低,低
A.NEMOSFET
B.NDMOSFET
C.PEMOSFET
D.PDMOSFET
A.该放大器为互导放大器
B.该放大器为互阻放大器
C.理想情况下该放大器输入电阻极高
D.理想情况下该放大器输入电阻极低
E.理想情况下该放大器输出电阻极高
F.理想情况下该放大器输出电阻极低
已知某N沟道增强型MOS场效应管的。下表给出了四种状态下和的值,那么各状态下器件的工作状态为()。
A.状态1:饱和区;状态2:饱和区
B.状态1:截止区;状态2:饱和区
C.状态3:变阻区;状态4:饱和区
D.状态3:饱和区;状态4:变阻区
最新试题
已知Nexys4开发板外部时钟信号频率为100MHz,数字钟用来产生秒信号的时钟信号频率为1Hz,若采用计数器对100MHz的外部时钟分频得到1Hz的秒信号,请问该计数器至少需要多少位?()
CS放大器中引入源极电阻RS,其作用有()。
在verilogHDL的数字表达方式用,和十进制数127表示的数字相同的表达方式有()。
verilog语法中,间隔符号主要包括()。
CG放大器的性能描述合理的是()。
当VGS=0时,能够导通的MOS管为()
在下图中如果输入输出均有电容耦合,则将RG的阻值由10MΩ替换为1MΩ时,栅极直流电压将会(),漏极直流电流将会(),输入电阻将会()。
10进制计数器模块在数字钟系统中可作为以下哪些模块的子模块?()
CS、CG和CD三种组态中,最适合做电压放大器的还是CS放大器。
在使用verilog描述一个二选一的数据选择器时,使用一条语句来进行描述assign out1=(sel &b)∣(~sel &a),这条语句对应的是()。