A.60
B.75
C.80
D.100
您可能感兴趣的试卷
你可能感兴趣的试题
A.发射极、基极、集电极
B.集电极、基极、发射极
C.集电极、发射极、基极
D.基极、集电极、发射极
PNP型晶体管工作在放大状态,三个极电位的关系是()。
A.A
B.B
C.C
D.D
测得电路中晶体三极管各电极相对于地的电位如图,从而可判断该晶体管工作在()。
A.饱和状态
B.放大状态
C.倒置状态
D.截止状态
工作在放大状态的三极管两个电极电流如图,那么,第三个电极的电流大小、方向和管脚自左至右顺序分别为()。
A.0.03mA 流出三极管ecb
B.0.03mA 流进三极管ecb
C.0.03mA 流出三极管ceb
D.0.03mA 流进三极管ceb
A.正向偏置时导通,反向偏置时截止
B.反向偏置时无电流流过二极管
C.反向击穿后立即烧毁
D.导通时可等效为一线性电阻
A.正常
B.断路
C.被击穿
D.短路
A.阻当层不变,反向电流基本不变
B.阻当层变厚,反向电流基本不变
C.阻当层变窄,反向电流增大
D.阻当层变厚,反向电流减小
A.自由电子和空穴数目都增多,且增量相同
B.空穴增多,自由电子数目不变
C.自由电子增多,空穴不变
D.自由电子和空穴数目都不变
最新试题
在verilogHDL的数字表达方式用,和十进制数127表示的数字相同的表达方式有()。
现在定义了一个1位的加法器addbit(ci,a,b,co,sum),模块的结果用表达式表示为{co,sub}=a+b+ci,其中a,b为两个加数,ci为来自低位的进位,sum为和,co为向高位的进位,如果以此1位加法器构建四位加法器,同时定义顶层模块中的端口信号和中间变量的定义:下面通过层次调用的方式进行逻辑实现中的表达式正确的是()。
在使用verilog描述一个二选一的数据选择器时,使用一条语句来进行描述assign out1=(sel &b)∣(~sel &a),这条语句对应的是()。
已知Nexys4开发板外部时钟信号频率为100MHz,数字钟用来产生秒信号的时钟信号频率为1Hz,若采用计数器对100MHz的外部时钟分频得到1Hz的秒信号,请问该计数器至少需要多少位?()
6位7段数码管动态显示模块如图,要求人眼看到所有数码管同时显示各自对应的数字,控制数码管位选信号的动态扫描时钟信号频率约为多少?()
以下哪个MOS放大器组态结构最适合用在电压信号处理系统的最后一级?()
10进制计数器模块在数字钟系统中可作为以下哪些模块的子模块?()
TTL或非门组成的逻辑电路如图所示,当输入为以下哪种状态时会出现冒险现象?()
在对数字钟计时、校时模块进行仿真时,设秒信号的周期为10ns,若要观察24时制计数是否正确,那么在复位信号无效,计时使能信号有效的情况下,仿真需运行多长时间?()
若某放大器的输入信号为电压信号,输出信号为电流信号,则以下描述正确的有()。