已知集成计数器的结构图及逻辑符号如下图所示，虚线以内为集成电路的内部电路。要求：
（1）单片计数器能实现的最大模值为多少？
（2）画出用该计数器实现五进制计数器的逻辑图。
（3）画出用该计数器实现六进制计数器的逻辑图。
（4）画出用该计数器实现30进制计数器的逻辑图。

T₂₁₀的内部结构如图所示，它为（2-5-10）进制计数器。
（1）单片T₂₁₀的最大计数模值为多少？它是同步还是异步计数器？
（2）欲构成24进制计数器，需要几片T₂₁₀？
（3）R₀₁R₀₂和S₉₁S₉₂的作用是什么？
（4）画出用T₂₁₀构成8421BCD码的24进制计数器的连线图。

图示为某集成同步十进制加法计数器集成单元，C为进位信号，Q_A为最低位，Q_D为最高位。试完成如下问题：
（1）两片级联后构成的计数器的最大模值为多少？
（2）写出构成二十四进制计数器时的反馈归零逻辑表达式。
（3）画出反馈时零法构成的二十四进制计数器的逻辑电路图。

图示的低位、高位计数器都是8421码十进制加法计数器集成单元，其中C是进位输出端，请在图上加上适当的连接线及门电路，用以组成61进制计数器。

用D触发器设计一个四位有自启动能力的环形计数器。
（1）画出逻辑图；
（2）若初始状态为1000，试画出状态转换图。

用JK-FF设计一个同步七进制加法计数器。
（1）列出状态转移表或状态转移图；
（2）求出各触发器的状态方程；
（3）检验自启动特性并求驱动方程；
（4）画出逻辑电路图。

请用主从型JK-FF设计一个自然二进制码同步六进制加法计数器。要求：
（1）写出电路的驱动方程；
（2）画出逻辑图；
（3）画出时序图。

设计一个同步六进制计数器，其状态转换图如下：

用JK-FF设计一同步五进制计数器。要求：
（1）列出状态转移表或状态转移图；
（2）求出各级发器的状态方程；
（3）验证各级触发器的状态方程；
（4）画出逻辑图。