设计一个同步六进制计数器，其状态转换图如下：

问答题 设计一个同步六进制计数器，其状态转换图如下：

1.问答题 用JK-FF设计一同步五进制计数器。要求：
（1）列出状态转移表或状态转移图；
（2）求出各级发器的状态方程；
（3）验证各级触发器的状态方程；
（4）画出逻辑图。

2.问答题 用D-FF设计一同步五进制加法计数器，要求：
（1）列出状态转移图或状态转移表；
（2）求出各级FF的状态方程；
（3）检查自启动特性并求驱动方程；
（4）画出逻辑图。

3.问答题 用JK-FF设计一同步三进制加法计数器，要求：
（1）列出状态转移图或状态转移表；
（2）写出各级触发器的状态方程，检验自启动特性；
（3）求出驱动方程；
（4）画出逻辑图。

4.问答题 设有一个时序电路的状态转换图如下，试画出相应的Q₁Q₂Q₃的波形。（以D-FF作图，从图中A状态开始画图。自行设定时钟脉冲序列）

5.问答题画出一个用JK-FF设计的同步六进制计数器工作波形，自行设定时钟波形。

6.问答题 某学员用下图所给器件（T触发器及异或门）构成某种电路，在未波器上观察到波形如下图所示，试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。

7.问答题 试用两个4选1数据选择器来实现一位半加器，画出电路图。已知4选1数据选择器逻辑图如图，其中为使能端，当=0时使能；A₁A₀为选择输入端；D₀D₁D₂D₃为数据输入端；Y为输出端。

8.问答题 已知某组合电路的真值表如表所示，F为输出。要求：
（1）求出F的最简与或式；
（2）用与非门画出实现F的逻辑图；
（3）用八选一数据选择器实现F的逻辑图；
（4）用PLA实现F的阵列图。

9.问答题 设计一个一位4221BCD码的判奇电路，而当输入码为奇数时，输出为1，否则为0。附4221码编码表如下所示。

10.问答题 设计图示伪码检验电路，当输入信号为8421码的伪码（非法码）时，要求输出为1，否则输出为0，试用与非门实现，并要求电路最简。