单项选择题

A.Testbench也是一个Verilog模块
B.Testbench可以使用Verilog中的不可综合语句来产生输入激励
C.Testbench本身不需要定义输入输出信号
D.Testbench需要先综合再使用

你可能感兴趣的试题

A.触发器
B.译码器
C.锁存器
D.选择器

A.敏感
B.不敏感
C.只能用小写
D.只能用大写