单项选择题至少（）片74197（集成4位二进制计数器）可以构成M=1212的计数。
A.12
B.11
C.3
D.2
您可能感兴趣的试卷
你可能感兴趣的试题
1.单项选择题下列触发器中不能用于移位寄存器的是（）
A.D触发器
B.JK触发器
C.基本RS触发器
D.负边沿触发D触发器
2.单项选择题为使触发器可靠地翻转，输入信号必须先于时钟信号有效，这段时间间隔称为（）
A.延迟时间
B.保持时间
C.建立时间
D.转换时间
3.单项选择题下面哪个电路输出有不定状态（）
A.JK触发器
B.D触发器
C.T触发器
D.基本RS触发器
4.单项选择题若将十进制数15存入一个移位寄存器中，所需要的移位脉冲的个数是（）
A.3个
B.4个
C.5个
D.6个
5.单项选择题模为60的二进制计数器，它由（）为位触发器构成。
A.64
B.6
C.8
D.32
6.单项选择题模为16的二进制计数器，它由（）为位触发器构成。
A.64
B.4
C.8
D.32
7.单项选择题计数器按内部各触发器的动作步调，可分为（）计数器和（）计数器。
A.乘法和除法
B.二进制和十进制
C.同步和异步
D.加法和减法
8.单项选择题基本RS的触发器，当R！、S！都按高电平时，该触发器具有（）功能。
A.置0
B.置1
C.保持
D.不定
9.单项选择题基本RS触发器完成状态转换所需的时间为（）触发器。
A.tpd
B.2tpd
C.4tpd
D.6tpd
10.单项选择题对于JK触发器，若希望其状态由0转变为1，则所加激励信号是（）
A.JK=0X
B.JK=X0
C.JK=X1
D.JK=1X
最新试题
10进制计数器模块在数字钟系统中可作为以下哪些模块的子模块？（）
题型：多项选择题
数字频率计设计中的测频计数模块共有多少个状态？（）
题型：单项选择题
假设NEMOSFET已工作在饱和区，若uDS继续增大时，沟道夹断点向漏极移动。
题型：判断题
CG放大器具有较（）的输入电阻和较（）的输出电阻。
题型：单项选择题
MOSFET源极漏极间的长度L越大，沟道长度调制效应越明显。
题型：判断题
已知Nexys4开发板外部时钟信号频率为100MHz，数字钟用来产生秒信号的时钟信号频率为1Hz，若采用计数器对100MHz的外部时钟分频得到1Hz的秒信号，请问该计数器至少需要多少位？（）
题型：单项选择题
verilogHDL的基本结构中通常需要进行模块范围的定义，VerilogHDL的模块范围的定义的开始和结束方式是（）。
题型：单项选择题
CS放大器中引入源极电阻RS，其作用有（）。
题型：多项选择题
CG放大器因其输入电阻过小，因此没什么用处。
题型：判断题
CS、CG和CD三种组态中，最适合做电压放大器的还是CS放大器。
题型：判断题