问答题用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。当控制信号X=0时,电路状态不变;当X=1时,在时钟脉冲作用下进行减1计数。要求计数器有一个输出信号Z,当产生借位时Z为1,其他情况Z为0。
您可能感兴趣的试卷
最新试题
BJT处在什么状态?()
题型:单项选择题
输入信号电压波形如图(a)所示,-5V的电压维持的时间必须满足什么条件?()
题型:单项选择题
集成同步二进制计数器74LVC161的TC端口输出高电平时,说明此时计数器发生进位操作。
题型:判断题
要实现3变量的逻辑函数,可以使用()加上若干基本逻辑门来实现。
题型:多项选择题
时序逻辑电路的结构特征有()。
题型:多项选择题
BJT处在什么状态?()
题型:单项选择题
两个状态互为等价状态,则它们一定()。
题型:多项选择题
8D锁存器74HC/HCT373的主要工作模式包括()。
题型:多项选择题
MOSFET工作在哪个状态?()
题型:单项选择题
关于“一对一”编码方案的说法中,错误的是()。
题型:单项选择题