用Verilog HDL语言定义一个电路模块，模块内容和端口定义组成Verilog代码，模块内容包括三部分（  ）
A、I/O声明
B、信号类型声明
C、功能描述
D、端口定义