判断题表示一种逻辑功能的表达式是唯一的,而它的真值表和逻辑图可以有多种形式。
您可能感兴趣的试卷
最新试题
verilogHDL的基本结构中通常需要进行模块范围的定义,VerilogHDL的模块范围的定义的开始和结束方式是()。
题型:单项选择题
用作电压放大器时,CS放大器不合适的参数为()。
题型:单项选择题
10进制计数器模块在数字钟系统中可作为以下哪些模块的子模块?()
题型:多项选择题
MOSFET源极漏极间的长度L越大,沟道长度调制效应越明显。
题型:判断题
假设NEMOSFET已工作在饱和区,若uDS继续增大时,沟道夹断点向漏极移动。
题型:判断题
TTL或非门组成的逻辑电路如图所示,当输入为以下哪种状态时会出现冒险现象?()
题型:单项选择题
verilog语法中,间隔符号主要包括()。
题型:多项选择题
数字频率计设计中的测频计数模块共有多少个状态?()
题型:单项选择题
在使用verilog描述一个二选一的数据选择器时,使用一条语句来进行描述assign out1=(sel &b)∣(~sel &a),这条语句对应的是()。
题型:单项选择题
CD放大器因为源极输出信号几乎与栅极输入信号变化一致,因此被称为“源极跟随器”。
题型:判断题