A.不太高的电压增益
B.较高的输入电阻
C.较高的输出电阻
D.较高的带宽
您可能感兴趣的试卷
你可能感兴趣的试题
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足够大。输入输出信号均通过电容耦合进行传输（注意图中未画出电容），要实现增益为15倍的放大电路，则RD=（）kΩ。
A.10
B.15
C.12.5
D.8
电路如图所示，如果电容C2开路，则MOSFET的漏极直流电压将会（），漏极交流电压将会（），增益将会（）。
A.不变，增大，增大
B.不变，减小，减小
C.增大，减小，不变
D.增大，不变，减小
在下图中如果输入输出均有电容耦合，则将RG的阻值由10MΩ替换为1MΩ时，栅极直流电压将会（），漏极直流电流将会（），输入电阻将会（）。
A.增大，不变，减小
B.不变，增大，不变
C.不变，不变，减小
D.增大，不变，增大
A.高，高
B.高，低
C.低，高
D.低，低
A.高，高
B.高，低
C.低，高
D.低，低
A.NEMOSFET
B.NDMOSFET
C.PEMOSFET
D.PDMOSFET
A.该放大器为互导放大器
B.该放大器为互阻放大器
C.理想情况下该放大器输入电阻极高
D.理想情况下该放大器输入电阻极低
E.理想情况下该放大器输出电阻极高
F.理想情况下该放大器输出电阻极低
最新试题
CG放大器具有较（）的输入电阻和较（）的输出电阻。
verilogHDL中已经预先定义了的门级原型的符号有（）。
MOSFET做放大器，要想正常工作只需用电路提供合理的偏置使其工作在饱和区即可。
现在定义了一个1位的加法器addbit（ci，a，b，co，sum），模块的结果用表达式表示为{co，sub}=a+b+ci，其中a，b为两个加数，ci为来自低位的进位，sum为和，co为向高位的进位，如果以此1位加法器构建四位加法器，同时定义顶层模块中的端口信号和中间变量的定义：下面通过层次调用的方式进行逻辑实现中的表达式正确的是（）。
在下图中如果输入输出均有电容耦合，则将RG的阻值由10MΩ替换为1MΩ时，栅极直流电压将会（），漏极直流电流将会（），输入电阻将会（）。
在使用verilog描述一个二选一的数据选择器时，使用一条语句来进行描述assign out1=（sel &b）∣（~sel &a），这条语句对应的是（）。
若某放大器的输入信号为电压信号，输出信号为电流信号，则以下描述正确的有（）。
6位7段数码管动态显示模块如图，要求人眼看到所有数码管同时显示各自对应的数字，控制数码管位选信号的动态扫描时钟信号频率约为多少？（）
CD放大器具有较（）的输入电阻和较（）的输出电阻。
数字频率计设计中的测频计数模块共有多少个状态？（）