同步时序逻辑电路中，所有触发器状态的变化都是在（）操作下（）进行的；异步时序...

填空题同步时序逻辑电路中，所有触发器状态的变化都是在（）操作下（）进行的；异步时序逻辑电路中，各触发器的时钟信号（），因而触发器状态的变化并不都是（）发生的，而是（）

1.填空题时序逻辑电路中的存储电路受时钟控制的（）组成。

2.填空题时序逻辑电路分为两类：（）和（）。其中（）有一个统一的时钟脉冲源，存储电路里所有（）的状态变化，都在同一个时钟脉冲CP作用下同时发生；而（）没有统一的时钟脉冲。

3.填空题时序逻辑电路在结构上存在输出到输入的（），因此，（）状态会影响（）状态。

4.填空题时序逻辑电路的特点是某一时刻的（）状态不仅取决于该时刻的（），而且与信号作用前电路的状态（）

5.填空题时序逻辑电路一般由（）和（）两步分组成的。

6.填空题 若则可完成（）触发器的逻辑功能。

7.填空题SD和RD为触发器的异步置1和置0端，若触发器异步置0，须使SD=（），RD=（），而与（）和（）无关。

8.填空题若D触发器的D端连在Q端上，经100个脉冲作用后，其次态为0，则现为（）

9.填空题将基本RS触发器的S和Q、R和Q端相连成新的触发器，其特征方程是（）

10.填空题描述触发器的逻辑功能的方法有（）、（）、（）