若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
A.1000
B.10
C.100
D.30
您可能感兴趣的试卷
你可能感兴趣的试题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
A.4000
B.2000
C.400
D.1000
下图逻辑单元实现的功能为()。
A.y=(a+b.c)’
B.y=a+b.c
C.y=a.b+c
D.y=(a.b+c)’
电路结构如图所示,该电路是()。
A.INV
B.BUFFER
C.NAND2
D.OR2
A.10110.0101111
B.10010.01011
C.10110.11010
D.10010.010110
A.000101111000.0101
B.010001111000.0101
C.010010101011.1000
D.010010101110.1001
A.进位输入:C in
B.进位输出C out
C.本位差:D
D.本位和:S
A.IC制造过程级
B.晶体管级
C.门电路结构级
D.逻辑设计级
A.加法器
B.门电路
C.触发器
D.计数器
A.稳定可靠
B.精度更高
C.易于设计
D.速度更快
A.01001110+00100011
B.01000011+01001000
C.11010111+11001000
D.10101111+11001111
最新试题
CC4000系列的CMOS门电路不能直接接()系列的门电路。
与模拟电路相比,数字系统的优越性主要体现在()。
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
十进制数178.5对应的余3码是()。
要使TTL与非门变成反相器,多余的输入端不能采用的方法为()。
逻辑函之间满足()关系。
BCD码译码器如果不允许输入大于9的数值的时候,当输入10时,输出为()。
已知有二输入逻辑门,只有当输X和Y都为1时,输出F才为1,则X,Y与F的逻辑关系为()。
构成数字电路最基本的器件主要有()。
如图所示电路论述正确的是()。