若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
A.800
B.60
C.15
D.240
您可能感兴趣的试卷
你可能感兴趣的试题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
A.1000
B.10
C.100
D.30
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
A.4000
B.2000
C.400
D.1000
下图逻辑单元实现的功能为()。
A.y=(a+b.c)’
B.y=a+b.c
C.y=a.b+c
D.y=(a.b+c)’
电路结构如图所示,该电路是()。
A.INV
B.BUFFER
C.NAND2
D.OR2
A.10110.0101111
B.10010.01011
C.10110.11010
D.10010.010110
A.000101111000.0101
B.010001111000.0101
C.010010101011.1000
D.010010101110.1001
A.进位输入:C in
B.进位输出C out
C.本位差:D
D.本位和:S
A.IC制造过程级
B.晶体管级
C.门电路结构级
D.逻辑设计级
A.加法器
B.门电路
C.触发器
D.计数器
A.稳定可靠
B.精度更高
C.易于设计
D.速度更快
最新试题
TTL门电路具有负载能力强、抗干扰能力强和转换速度高等特点。
约束项在函数化简时可以当作1,是因为在实际电路中,这种输入组合根本不可能会让其发生。
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
如图,是151的电路设计,其中输入端的使用了6个反相器,而实现逻辑功能应该可以省掉三个,为什么这么设计()。
当共阴极7段数码管显示2的时候,输出应该为()。
对于D触发器,如果时钟频率为10MHz,输出信号Q的频率可能是()MHz。
若n个变量的同或运算和异或运算结果相同,则n为奇数()
十进制数22.37对应的二进制数是()。
如图,此电路的输入端I0_L是低电平有效,输出A2A1A0是高电平有效,AVALID有效表示的是()。
要使CMOS门输入高电平,不能使用的方法为()。