A.通过电阻接地
B.通过电阻接电源
C.直接接高电平
D.不确定
您可能感兴趣的试卷
你可能感兴趣的试题
A.OC 门
B.三态门
C.传输门
D.普通CMOS门
A.10
B.5
C.2.5
D.20
为实现将D触发器转换为T触发器,下图所示电路的虚框内应是()。
A.或非门
B.与非门
C.异或门
D.同或门
要使JK触发器在时钟脉冲作用下,实现输出,则输入信号应为()。
A.J=K=1
B.J=Q,K'=Q
C.J=Q,K=Q
D.J=Q,K=1
如图电路实现的逻辑函数是()。
A.F=W’X’Y’+W’YZ+WYZ+W’XYZ’
B.F=W’X’Y’+W’YZ+WY’Z+WXYZ’
C.F=∑(W,X,Y,Z)(0,1,3,7,8,13,14)
D.F=∑(W,X,Y,Z)(0,1,3,7,9,13,14)
如图所示电路论述正确的是()。
A.实现了P=B3⊕B2⊕B1⊕B0⊕1,校验电路是否输入偶数个1,当输入偶数个1时输出P=1
B.实现了P=B3⊕B2⊕B1⊕B0⊕1,产生了奇校验位,如果连同P一起发送B2B2B1B0P,发送了奇数个1
C.实现了P=B3⊕B2⊕B1⊕B0,校验电路是否输入偶数个1,当输入偶数个1时输出P=1
D.实现了P=B3⊕B2⊕B1⊕B0,产生了奇校验位,如果连同P一起发送B2B2B1B0P,发送了奇数个1
如图所示,则F=()。
A.F=∑xyz(0,3,6,7)
B.F=∑zyx(0,3,6,7)
C.F=
D.F=
最新试题
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
使用74HC138实现逻辑函数正确的是()。
如图电路,描述正确的是()。
要使TTL与非门变成反相器,多余的输入端不能采用的方法为()。
十进制数22.37对应的二进制数是()。
如图,此电路的输入端I0_L是低电平有效,输出A2A1A0是高电平有效,AVALID有效表示的是()。
CC4000系列的CMOS门电路不能直接接()系列的门电路。
如图,是151的电路设计,其中输入端的使用了6个反相器,而实现逻辑功能应该可以省掉三个,为什么这么设计()。
已知函数F(A,B,C,D)=(AB’)’+(C’D+B’C)’,则其最简表达式为()。
对于D触发器,如果时钟频率为10MHz,输出信号Q的频率可能是()MHz。