组合逻辑电路通常由（）构成。

单项选择题组合逻辑电路通常由（）构成。

A.门电路
B.触发器
C.计数器
D.寄存器

1.问答题请设计一个序列信号发生器，该电路能在时钟信号CP作用下，周期性输出“110010”的串行序列信号；要求采用最小风险方法设计；采用D触发器和必要门电路实现并画出电路原理图。

2.问答题 分析下面的电路，完成下面的问题
1.根据电路，完成给定的时序图；
2.画出其状态转换图或状态转换表。

3.问答题 分析下图所示的组合逻辑电路
1.画出输出F对输入Z的定时关系图（假定输入X和Y都保持高电平，且每个门电路都有一个单位时间的延迟）；
2.判定该电路是否存在有静态冒险问题，如果存在静态冒险，请消除它。

1.图中红线

2.存在冒险

。

4.问答题 分析下图所示的同步时序电路
1）写出触发器的输入激励表达式，输出表达式和状态转换表（或状态转换图）；
2）说明该电路实现什么功能？

1）

2）

5.问答题 化简下列函数

。

6.判断题Mealy型时序电路的输出只与当前的外部输入有关。

7.判断题CMOS与非门的未用输入端应连在高电平上。

8.判断题一个逻辑函数的全部最小项之积恒等于1。

9.判断题若逻辑方程AB=AC成立，则B=C成立。

10.判断题计数模为2n的扭环计数器所需的触发器为n个。