判断题CMOS逻辑门电路可以直连TTL负载。
您可能感兴趣的试卷
你可能感兴趣的试题
3.判断题全加器属于时序电路。
4.判断题组合逻辑电路由计数器组合而成的电路。
6.判断题最小项ABCD的相邻最小项共有16个。
7.判断题同步时序电路没有统一的时钟脉冲控制。
8.判断题异步时序电路没有统一的时钟脉冲控制。
最新试题
已知有二输入逻辑门,只有当输X和Y都为1时,输出F才为1,则X,Y与F的逻辑关系为()。
题型:单项选择题
约束项在函数化简时可以当作1,是因为在实际电路中,这种输入组合根本不可能会让其发生。
题型:判断题
数字设计的层次主要有()。
题型:多项选择题
构成数字电路最基本的器件主要有()。
题型:多项选择题
如图所示,则F=()。
题型:多项选择题
当共阴极7段数码管显示2的时候,输出应该为()。
题型:单项选择题
要使JK触发器在时钟脉冲作用下,实现输出,则输入信号应为()。
题型:单项选择题
电路结构如图所示,该电路是()。
题型:单项选择题
如图电路实现的逻辑函数是()。
题型:多项选择题
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
题型:单项选择题