‌当共阴极7段数码管显示2的时候，输出应该为（）。

要使JK触发器在时钟脉冲作用下，实现输出，则输入信号应为（）。

‎如图电路，描述正确的是（）。

约束项在函数化简时可以当作1，是因为在实际电路中，这种输入组合根本不可能会让其发生。

如图，是151的电路设计，其中输入端的使用了6个反相器，而实现逻辑功能应该可以省掉三个，为什么这么设计（）。

要使TTL与非门变成反相器，多余的输入端不能采用的方法为（）。

如图所示，则F=（）。

‏十进制数178.5对应的余3码是（）。

如图，此电路的输入端I0_L是低电平有效，输出A2A1A0是高电平有效，AVALID有效表示的是（）。

‍利用开关代数的公理或定理，判断与（x+y’）’等价的逻辑关系为（）。