在定义Verilog HDL的标识符时，大小写字母是（）的。

填空题在定义Verilog HDL的标识符时，大小写字母是（）的。

1.填空题Verilog HDL的标识符的字符数不能多于（）个。

2.填空题Verilog HDL的简单标识符可以是字母，数字，下划线"_"和货币符号"$"等符号组成的任意序列，但首字符不能是（）。

3.填空题Verilog HDL的字符串是用双引号括起来的（），它必须包含在（）。

4.填空题Verilog HDL的数字可以用（）、（）、（）和（）4种不同数制来表示。

5.填空题在Verilog HDL中的常数包括（）、（）和（）三种。

6.填空题Verilog HDL的功能描述可以用（）、（）、（）和（）等方法来实现，通常把确定这些设计模块描述的方法称为建模。

7.填空题Verilog HDL的功能描述是用来描述设计模块的（）和模块端口间的（）。

8.填空题Verilog HDL的模块Verilog HDL模块的T/O声明用来声明模块端口定义中各端口数据流动方向，包括（）、（）和（）。

9.填空题Verilog HDL的模块端口定义用来声明电路设计模块的（）和（）。

10.填空题一个完整的Verilog HDL设计模块包括：（）、（）、（）和（）4个部分。