单项选择题若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线+位线）共有（）条。
A.8
B.16
C.32
D.256
您可能感兴趣的试卷
你可能感兴趣的试题
1.单项选择题寻址容量为16K*8的RAM需要（）根地址线。
A.4
B.8
C.14
D.16
2.单项选择题要构成容量为4K*8的RAM，需要（）片容量为256*4的RAM。
A.2
B.4
C.8
D.32
3.多项选择题用若干RAM实现位扩展时，其方法是将（）相应地并联在一起。
A.地址线
B.数据线
C.片选信号线
D.读/写线
4.多项选择题一个容量为1K*8的存储器有（）个存储单元。
A.8
B.8K
C.8000
D.8192
5.多项选择题
若用JK触发器来实现特性方程为
，则JK端的方程为（）
A.A
B.B
C.C
D.D
6.单项选择题若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用（）个触发器。
A.2
B.3
C.4
D.10
7.单项选择题某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要（）时间。
A.10μS
B.80μS
C.100μS
D.800ms
8.单项选择题五个D触发器构成环形计数器，其计数长度为（）
A.5
B.10
C.25
D.32
9.多项选择题描述触发器的逻辑功能的方法有（）
A.状态转换真值表
B.特性方程
C.状态转换图
D.状态转换卡诺图
10.多项选择题
欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端（）
A.A
B.B
C.C
D.D
E.E
最新试题
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。
题型：单项选择题
要使TTL与非门变成反相器，多余的输入端不能采用的方法为（）。
题型：单项选择题
已知有二输入逻辑门，只有当输X和Y都为1时，输出F才为1，则X，Y与F的逻辑关系为（）。
题型：单项选择题
十进制数22.37对应的二进制数是（）。
题型：单项选择题
要使CMOS门输入高电平，不能使用的方法为（）。
题型：单项选择题
如图电路，描述正确的是（）。
题型：单项选择题
十进制数178.5对应的余3码是（）。
题型：单项选择题
逻辑函之间满足（）关系。
题型：多项选择题
使用74HC138实现逻辑函数正确的是（）。
题型：单项选择题
CC4000系列的CMOS门电路不能直接接（）系列的门电路。
题型：单项选择题